آئی ایم ای سی کا نینو آئی سی جدید چپ انٹر کنیکٹس کے لیے دو نئے پی ڈی کے جاری کرتا ہے، جو اے آئی اور اعلی کارکردگی والی کمپیوٹنگ کے لیے تیز، زیادہ موثر چپلیٹ ڈیزائن کو قابل بناتا ہے۔ imec’s NanoIC releases two new PDKs for advanced chip interconnects, enabling faster, more efficient chiplet designs for AI and high-performance computing.

آئی ایم ای سی کی قیادت میں نینو آئی سی پائلٹ لائن نے فائن پچ ری ڈسٹری بیوشن لیئرز اور ڈائی ٹو ویفر ہائبرڈ بانڈنگ کے لیے دو نئی پبلک پروسیس ڈیزائن کٹس (پی ڈی کے) جاری کی ہیں، جو تیز، زیادہ توانائی سے موثر چپ انٹر کنیکٹس کو قابل بناتی ہیں۔ The NanoIC pilot line, led by imec, has released two new public process design kits (PDKs) for fine-pitch redistribution layers and die-to-wafer hybrid bonding, enabling faster, more energy-efficient chip interconnects. یہ ٹولز اگلی نسل کے چپلیٹ ڈیزائن کی حمایت کرتے ہیں، مواصلاتی رفتار کو 40 فیصد تک بڑھاتے ہیں اور یو سی آئی-ایڈوانسڈ انٹرفیس پر توانائی کے استعمال کو 15 فیصد تک کم کرتے ہیں۔ These tools support next-generation chiplet designs, boosting communication speeds by up to 40% and cutting energy use by up to 15% on UCIe-Advanced interfaces. پی ڈی کے اے آئی، اعلی کارکردگی والے کمپیوٹنگ، جی پی یوز، اور آٹوموٹو سسٹمز میں ایپلی کیشنز کے لیے ابتدائی مرحلے کے ڈیزائن اور جانچ کی اجازت دیتے ہیں، مستقبل کے ورژن سے مکمل من گھڑت سازی کی حمایت کی توقع کی جاتی ہے۔ The PDKs allow early-stage design and testing for applications in AI, high-performance computing, GPUs, and automotive systems, with future versions expected to support full fabrication. یہ پہلی بار ہے کہ اس طرح کی جدید انٹر کنیکٹ ٹیکنالوجیز کھلے عام قابل رسائی ہیں، جس سے نینو آئی سی کے سوٹ کو پانچ عوامی پی ڈی کے تک بڑھایا گیا ہے جس میں منطق، میموری، اور 2 این ایم سے آگے سیمی کنڈکٹر ڈویلپمنٹ کے لیے انٹر کنیکٹس کا احاطہ کیا گیا ہے۔ This marks the first time such advanced interconnect technologies are openly accessible, expanding NanoIC’s suite to five public PDKs covering logic, memory, and interconnects for beyond-2nm semiconductor development.